ロードマップでわかる！当世プロセッサー事情 第609回

市場投入が早すぎたAdaptivaのEpiphany　AIプロセッサーの昨今

　本題に移る前に、連載607回の補足を。AVXの無効化で消費電力が大幅減の項目で、リアルタイムにAVXの有効化/無効化の制御ができる、という話を紹介した。その後インテルより正式な回答として以下の返答が届いた。

　「AVXの無効化機能については、リリース版では再起動を必要とする仕様で固まりました。また、AVXの無効化機能は、オーバークロック上級者向けの機能です。AVXを使用しているアプリケーションについては、実行前にチェックし実行できないようにしますが、すべてのアプリケーションでチェックがかかるわけではないため、あくまで上級者向けの機能とご理解ください。」

　やはりダイナミックにAVXの有効化/無効化を許すのは危険すぎると判断されたようだ。したがって、オーバークロックツールからこれを設定しても、再起動するまで反映されないようだ。将来のBIOS更新で、BIOS設定にこの機能が追加されることになるかもしれない。

　ちなみに回答の後半の意味は「AVXを有効化/無効化すると、これにあわせてCPUID Flagの当該bitがOn/Offするので、これで現状AVXが有効か否かを判断できる」ということである。通常AVXを利用するアプリケーションはこれを利用してAVXが使えるかどうか判断するので、その意味ではごく穏当な実装になったと言える。

パラレルプロセッシングの製品開発を目指して起業したAdaptive

　ということで本題に入ろう。今回のAIプロセッサーはAdaptivaのEpiphanyをご紹介したい。実はこのAdaptiveのEpiphanyを搭載したParalleraという開発ボード、国内ではRS Componentsが代理店になって販売していたこともあり、2014年にASCII.jpで記事が挙がっているので、ひょっとすると記憶の片隅に残っている読者もおられるかもしれない。ちなみに筆者はKickstart経由でAdaptivaに出資しており、やはりParalleraボードを所有していたりする。

Paralleraボード全景。右のヒートシンクはZYNQに載せる用。説明書には“ファンでの冷却を推奨”としていた

核となるEpiphany-III(16コア)。製造プロセスは65nm(ファウンダリーは未公開)

　Adaptivaという会社は2008年に設立された。創業者はAndreas Olofsson氏。1997年にペンシルバニア大で修士を取った後でTIを経てADI(Analog Devices Inc.)で10年あまり勤務。最後は同社のRISCプロセッサー(TigarSharcやBlackfinなどの汎用品ではなく、ASIC向けカスタムRISCという話だった)のシニアアーキテクトを務めていたそうだ。そのADIを辞して起こしたのがAdaptivaという会社である。

　Adaptivaが、というかOlofsson氏が志向したのはパラレルプロセッシングである。今でこそPCのCPUが16コアだの32コアだのと極端にインフレを起こしているし、もっと言ってしまえばGPUなんて数千コアで構成されているわけでパラレルプロセッシングにはさして違和感はないが、2008年当時と言えば「いずれはパラレルプロセッシングになる」とは言われつつも、まだそこまで思い切ったプロセッサーは出てこなかった。

　一方でOlofsson氏がADIで最後に携わっていたのが、ASIC向けRISCプロセッサーというのは象徴的である。実はASICといってもいろいろで、カスタム回路を大量に突っ込んで、制御用にCPUを1つ2つというケースもあるが、そのカスタム回路を起こす代わりに多数のCPUを突っ込み、それぞれに専用処理をひたすらやらせるという実装もしばしばある。

　これなら個々のCPUは必ずしも高性能である必要はなく、一方でチップとしての実体は1つなので、複数のCPUチップを基板上に並べるよりも省電力かつ低コストで実現できる。おまけに、後で仕様に変更があっても対処しやすい、といいことづくめだ^(*1)。

^{(*1) 言い過ぎです。}

　おそらくではあるが、Olofsson氏がADI時代の最後に経験したのは、こうしたチップの開発だったのだろう。そして、それをもっと汎用的に提供したいというのがAdaptivaの目的であった。

　さてAdaptiva設立後、Olofsson氏はまずシミュレーター上で動く16コアの最初のプロトタイプ(Epiphany-0)を開発。これをベースに2009年には動作するプロトタイプとしてEpiphany-Iを開発。これをベースに、2010年には同じく16コアのEpiphany-IIを開発。このEpiphany-IIをベースにした製品が、2010年に登場したEpiphany-IIIである。

　ちなみにEpiphany-I～Epiphany-IIIはすべて65nmプロセスで製造されており、Epiphany-1の開発に20万ドル、Epiphany-IIの開発には150万ドルほどかかっており、続くEpiphany-IIIは開発コストこそゼロ(Epiphany-IIをベースにしたためと思われる)なものの、その次として狙っていたEpiphany-IVの開発コストが50万ドルほどかかった時点で同社の資金がいろいろ厳しくなってきており、設計こそ終わったものの量産する資金が不足していた。

　そもそもEpiphany-IIIにしてもEpiphany-IVにしても、この時点で大口顧客を捕まえられなかったのが同社にとっていろいろ致命的であった。Epiphany-IIIは製品クオリティーではあるものの、製造プロセスが65nmとわりと古かった。

　例えばTSMCは2006年に65nmの量産をスタートしており、2008年にはすでに45nmの量産を開始している。この45nmはいろいろ問題があって広くは使われなかったが、続く40nmは2009年から広く利用されており、2011年には28nmの量産がスタートしている(本格量産は2012年から)。

　つまりEpiphany-IIIはもうこの時点で2世代遅れの製品であり、競争力に欠けていた。それもあってEpiphany-IVでは28nm(最終的にGlobalfoundriesの28nmを利用)で製造して競争力を高めることで顧客を掴みたいと考えたわけだが、その前に資金が尽きた格好だ。

ASCII倶楽部